

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.

	Hits	Search Text	DBs BEST AVAILABLE COPY
1	230	257/664.ccls. and @ad<19990712	USPAT
2	45	257/663.ccls. and @ad<19990712	USPAT
3	35	257/662.ccls. and @ad<19990712	USPAT
4	751	257/758.ccls. and @ad<19990712	USPAT
5	0	(transmission adj line) with SiN with (lateral or laterally)	USPAT; EPO; JPO; IBM TDB
6	0	(transmission adj line) with (silicon adj nitride) with (lateral or laterally)	USPAT; EPO; JPO; IBM TDB
7	26	(transmission adj line) with dielectric with (lateral or laterally)	USPAT; EPO; JPO; IBM TDB
8	2	(transmission adj line) same (silicon adj nitride) same (lateral or laterally)	USPAT; EPO; JPO; IBM TDB
9	0	(line adj structure) with (silicon adj nitride) with (lateral or laterally)	USPAT; EPO; JPO; IBM TDB
10	8	(line) with (silicon adj nitride) with (lateral or laterally)	USPAT; EPO; JPO; IBM TDB
11	108	(line) same (silicon adj nitride) same (lateral or laterally)	USPAT; EPO; JPO; IBM TDB
12	0	(grounded adj conductor) with ((conductor adj line) or (bit adj line) or (transmission adj line)) with coplanar	USPAT; EPO; JPO; IBM TDB

	Hits	Search Text	BEST AVAILABLE COPY DBs
13	3	(grounded adj conductor) same ((conductor adj line) or (bit adj line) or (transmission adj line)) with coplanar	USPAT; EPO; JPO; IBM TDB
14	3	(grounded adj conductor) same ((conductor adj line) or (bit adj line) or (transmission adj line)) with coplanar	USPAT; EPO; JPO; IBM TDB
15	58	((grounded adj conductor) or (ground adj conductor) or (ground adj line)) same ((conductor adj line) or (bit adj line) or (transmission adj line)) with coplanar	USPAT; EPO; JPO; IBM TDB
16	37	((grounded adj conductor) or (ground adj conductor) or (ground adj line)) with ((conductor adj line) or (bit adj line) or (transmission adj line)) with coplanar	USPAT; EPO; JPO; IBM TDB
17	6	257/664.ccls. and @ad<19990712 and @pd>20000926	USPAT
18	2	257/663.ccls. and @ad<19990712 and @pd>20000926	USPAT
19	3	257/662.ccls. and @ad<19990712 and @pd>20000926	USPAT
20	68	257/758.ccls. and @ad<19990712 and @pd>20000926	USPAT
21	0	(transmission adj line) with SiN with (lateral or laterally)	USPAT; EPO; JPO; IBM TDB
22	36	(transmission adj line) with SiN	USPAT; EPO; JPO; IBM TDB

	Hits	Search Text	DBs
23	12	(transmission adj line) with (silicon adj nitride)	USPAT; EPO; JPO; IBM TDB
24	4	(grounded adj conductor) same ((conductor adj line) or (bit adj line) or (transmission adj line)) with coplanar	USPAT; EPO; JPO; IBM TDB
25	271	438/618.ccls. and @ad<19990712	USPAT

BEST AVAILABLE COPY

CLIPPEDIMAGE= JP402047863A

PAT-NO: JP402047863A

DOCUMENT-IDENTIFIER: JP 02047863 A

TITLE: MICROWAVE MONOLITHIC INTEGRATED CIRCUIT DEVICE

PUBN-DATE: February 16, 1990

INVENTOR-INFORMATION:

NAME

NISHIMURA, YOSHIHARU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO: JP63199426

APPL-DATE: August 9, 1988

INT-CL\_(IPC): H01L027/04; H01L021/90 ; H01P003/02

US-CL-CURRENT: 333/184

**ABSTRACT:**

**PURPOSE:** To reduce a coupling capacitance between a silicon substrate and a microwave transmission circuit significantly by a method wherein the transmission circuit is composed of a pair of metal conductors which are provided on an insulator forming a space between the substrate and the transmission circuit so as to be separated from the substrate, in parallel with each other and made to face each other.

**CONSTITUTION:** A microwave transmission line is composed of a pair of metal conductor layers (aluminum layers) 1a and 1b which are separated from each other by a silicon oxide layer 5 and short-circuited at the near end and far end of the line and formed above a silicon oxide film 2 having a thickness as large as about 5000 $\text{\AA}$ ; and provided on a silicon substrate 3 with a column-shape silicon nitride layer 4 between. The thickness and width of the silicon oxide layer 5 are so predetermined as to be about 1.5 $\mu\text{m}$  and about 3 $\sim$ 4 $\mu\text{m}$  respectively and the thickness and width of the column-shape silicon nitride layer 4 are so predetermined as to be about 1 $\mu\text{m}$  and about 1 $\mu\text{m}$  respectively. An insulator layer having a T-shape cross section is composed of both the layers 5 and 4.

COPYRIGHT: (C)1990,JPO&Japio

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平2-47863

⑬ Int.Cl.<sup>5</sup>

H 01 L 27/04  
21/90  
H 01 P 3/02

識別記号

D  
V

庁内整理番号

7514-5F  
6824-5F  
8626-5J

⑭ 公開 平成2年(1990)2月16日

審査請求 未請求 請求項の数 1 (全3頁)

⑮ 発明の名称 マイクロ波モノリシック集積回路装置

⑯ 特 願 昭63-199426

⑰ 出 願 昭63(1988)8月9日

⑱ 発 明 者 西 村 吉 晴 東京都港区芝5丁目33番1号 日本電気株式会社内

⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑳ 代 理 人 弁理士 内 原 晋

明 細 書

発 明 の 名 称

マイクロ波モノリシック集積回路装置

特 許 請 求 の 範 囲

シリコン基板と、前記シリコン基板上に形成されるマイクロ波伝送回路とを含み、前記マイクロ波伝送回路は前記シリコン基板との間に空間を形成する絶縁物層上に前記シリコン基板と離間し且つ対峙して平行に設られる一対の金属導体から形成されることを特徴とするマイクロ波モノリシック集積回路装置。

発 明 の 詳 細 な 説 明

〔産業上の利用分野〕

本発明は半導体モノリシック集積回路装置に関し、特にマイクロ波帯で使用される半導体モノリシック集積回路装置の内部伝送線路の構造に関する。

〔従来の技術〕

従来、マイクロ波帯で使用されるモノリシック集積回路装置は、例えばシリコン基板を使用したものではその内部配線用の伝送線路を第3図(a)の如く形成する。すなわち、シリコン基板3上にシリコン酸化膜2等の電気的絶縁層を設け、その上にアルミまたは金等の金属導体1からなる帯状の線路を設けているのが通例である。

〔発明が解決しようとする課題〕

しかしながら、上述した従来の伝送線路では、下層のシリコン酸化膜2が誘電体であるため、線路とシリコン基板3とが容量によって高周波的に結合し、シリコン基板3を介して線路間の不要な結合が生じる。従って、この従来の伝送線路の構造ではモノリシック集積回路としての高周波特性が劣化してしまうとか、設計精度が低下してしまうと云った問題がおこる。また、モノリシック集積回路上でインダクタンス素子を形成しようとしても基板3との間の結合容量が働くので精度の高いインダクタンス素子を形成するのが困難であ

る。なお、上述した基板3との結合容量が特に問題になる場合には、第3図(b)に示すように、シリコン酸化膜2を加圧酸化等の手段で厚膜とすることにより容量を小さくすることが試みられているが、この試みにも自ずと限界があり、必ずしも満足のいく結果は得られていない。

本発明の目的は、上記の情況に鑑み、シリコン基板と伝送線路との間の結合容量を著しく減少せしめ得たマイクロ波モノリシック集積回路装置を提供することである。

〔課題を解決するための手段〕

本発明によれば、マイクロ波モノリシック集積回路装置は、シリコン基板と、前記シリコン基板上に形成されるマイクロ波伝送回路とを含み、前記マイクロ波伝送回路は前記シリコン基板との間に空間を形成する絶縁物層上に前記シリコン基板と離間し且つ対峙して平行に設けられる一対の金属導体から形成されることを含んで構成される。

〔実施例〕

以下図面を参照して本発明を詳細に説明する。

劣化させることもなく、或いは精度よくインダクタンス素子を形成する上に支障を与えることもない。

第2図は本発明の他の実施例を示すマイクロ波モノリシック集積回路装置の伝送線路近傍の斜視図である。本実施例によれば、一対の金属導体層1a, 1bとの間には比誘電率が2.5程度と大きなタンタル・オキサイド層6がシリコン・オキサイド層5に代わって介在される。この構造では、一対の金属導体層1a, 1bとタンタル・オキサイド層6がマイクロ・ストリップ線路を構成しており、シリコン基板3との間に不要な電気的結合を生じることなく、このマイクロストリップ線路を介してモノリシック集積回路装置内における信号伝送を行うことが可能となる。

〔発明の効果〕

以上詳細に説明したように、本発明によれば、モノリシック集積回路装置のマイクロ波伝送線路が半導体基板上に断面がT字形の絶縁体層を介し空気中に浮かせた構造に形成されるので、伝送線

第1図は本発明の一実施例を示すマイクロ波モノリシック集積回路装置の伝送線路近傍の斜視図である。本実施例によれば、マイクロ波伝送線路はシリコン・オキサイド層5により分離され始端と終端でショートされる一対の金属導体層(アルミ)1a, 1bとから成り、柱状のシリコン窒化物層4を介してシリコン基板3上の厚さ約5000Åの厚い膜厚をもつシリコン酸化膜2上に形成される。ここで、シリコン・オキサイド層5は厚さ約1.5μm、幅長約3~4μmに、また、柱状のシリコン窒化物層4は厚さ約1μm、幅長約1μmにそれぞれ設定され、両者により断面形状がT字形の絶縁体層が形成される。本実施例から明らかなように、本発明集積回路装置の伝送線路は、金属導体層1a, 1bをほぼ空気中に浮かせた形となっているので、基板3との間の結合容量は極めて小さく、シリコン酸化膜2上に直接設けた従来構造の約1/8程度に改善される。従って、従来線路の如くシリコン基板3を介して不要な結合を生じ集積回路装置の高周波特性を

路と半導体基板との間の結合容量を著しく低減せしめることができる。したがって異なる線路間での不要な電気的結合なしに伝送線路又は高精度なインダクタンス素子を形成することができ、マイクロ波モノリシック集積回路の特性向上及び設計精度向上に顕著なる効果をもたらすことが出来る。


図面の簡単な説明

第1図は本発明の一実施例を示すマイクロ波モノリシック集積回路装置の伝送線路近傍の斜視図、第2図は本発明の他の実施例を示すマイクロ波モノリシック集積回路装置の伝送線路近傍の斜視図、第3図(a)および(b)はそれぞれ従来マイクロ波モノリシック集積回路装置の伝送線路近傍の斜視図である。


1a, 1b…金属導体層(アルミ)、2…シリコン酸化膜、3…シリコン基板、4…シリコン窒化物層、5…シリコン・オキサイド層、6…タンタル・オキサイド層。

代理人 弁理士 内原 晋







第 1 図



第 2 図



第 3 図